半導體展聚焦先進封裝 輝達態度牽動CoWoP進展

SEMICON Taiwan 2025國際半導體展本周登場，在先進封裝，除了CoWoS外，市場聚焦包括FOPLP、CoPoS、以及CoWoP等技術進展，人工智慧（AI）晶片大廠輝達（NVIDIA）對於相關技術青睞程度，牽動未來先進封裝發展方向。

由於半導體先進微縮製程面臨物理侷限，加上AI以及高效能運算（HPC）等高階晶片異質整合設計趨勢，需要搭配先進封裝技術提升效能，先進封裝已不是半導體先進製程的配角，而是提升高階晶片效能的核心技術。

除了台積電主導的CoWoS（Chip-on-Wafer-on-Substrate）、InFO、SoIC外，CoWoS面板化CoPoS（Chip on Panel on Substrate）技術、扇出型面板封裝（FOPLP）、以及市場傳出輝達（NVIDIA）有意導入的CoWoP（Chip-on-Wafer-on-PCB）技術，也成為關注焦點。

其中大尺寸扇出型面板封裝（FOPLP）已是台廠布局重點，群創建置由面板產線轉型的FOPLP封裝應用產線，今年有具體成果，力成強攻FOPLP產線，預計2027年可貢獻營收；日月光投控投資2億美元，在高雄建置大尺寸FOPLP產線。此外，傳動元件廠上銀布局FOPLP晶圓移載設備，設備廠由田取得FOPLP檢測設備訂單。

Manz亞智科技布局玻璃基板為基礎的重布線層（RDL）製程設備，應用在面板級先進封裝；鈦昇供應相關設備，間接切入歐系電源管理晶片廠商。

從客戶端來看，市場人士分析，包括恩智浦（NXP）、意法半導體（ST Microelectronics）、超微（AMD）、高通（Qualcomm）等，與台廠合作採用面板級封裝，應用在手機、車用和穿戴裝置的電源管理晶片，低軌衛星射頻（RF）晶片也會採用FOPLP，未來FOPLP有機會用在AI晶片。

在CoPoS技術，業界傳出，台積電可能在2026年透過旗下采鈺設立首條CoPoS實驗線，不排除在台積電興建的嘉義先進封測七廠生產，目標規劃2028年底至2029年量產。

業界說明，CoPoS面板級封裝可「化圓為方」，提升晶圓面積利用率，也可用玻璃中介層取代矽中介層通孔、玻璃基板取代有機載板，因應大尺寸面板級封裝翹曲課題、成本也較具競爭力，可提升傳輸效能，正是備受矚目的先進封裝技術。

觀察CoPoS台廠供應鏈，投顧法人點名印能、晶彩、均華、大量、家登、致茂、友威科、弘塑、辛耘、志聖、群創、欣興、南電、健鼎、華通等。

另一方面，市場傳出輝達在未來研發趨勢考量CoWoP技術，不排除可能用在2027年下半年推出的Rubin Ultra平台。

CoWoP技術可省略CoWoS晶片堆疊在基板上（Wafer-on-Substrate）製程，直接將整合矽中介層的晶片堆疊（Chip-on-Wafer）置於印刷電路板（PCB），讓原本基板的功能由PCB承擔。

美系外資法人分析，CoWoP技術省去基板層，可讓輝達的NVLink高速互連技術，直接聯繫繪圖處理器（GPU）和PCB板，能大幅提升AI晶片散熱冷卻效果，也可擺脫特定封裝材料產能瓶頸的問題，並解決大面積AI晶片先進封裝翹曲及散熱課題，

不過亞系法人指出，CoWoP技術在PCB板線寬間距（Line/Space, L/S）微縮技術課題尚待克服；先進封裝製程若整合至PCB生產中，無塵室規格要大幅升級，整體來看，CoWoP良率尚未成熟，目前談論CoWoS轉型至CoWoP仍言之過早，供應鏈能否就緒，也是CoWoP技術量產的關鍵。